DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

8771915

Basic Patent (No, Kind, Date): JP 1165172 A2 890629 < No. of Patents: 001>

MANUFACTURE OF THIN FILM TRANSISTOR (English)

Patent Assignee: RICOH KK

Author (Inventor): INAGI SHUNICHI

IPC: *H01L-029/78;

JAPIO Reference No: 130437E000096 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 1165172 A2 890629 JP 87324659 A 871222 (BASIC)

Priority Data (No,Kind,Date): JP 87324659 A 871222 DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

02867572 **Image available**

MANUFACTURE OF THIN FILM TRANSISTOR

PUB. NO.:

01-165172 [JP 1165172 A]

PUBLISHED:

June 29, 1989 (19890629)

INVENTOR(s): INAGI SHUNICHI

APPLICANT(s): RICOH CO LTD [000674] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

62-324659 [JP 87324659]

FILED:

December 22, 1987 (19871222)

INTL CLASS:

[4] H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 826, Vol. 13, No. 437, Pg. 96,

September 29, 1989 (19890929)

ABSTRACT

PURPOSE: To reduce the variation of gate electrode dimensions and stabilize the characteristics by a method wherein a blocking layer which blocks impurity diffusion into the gate electrode is formed after the gate electrode is formed.

CONSTITUTION: After a semiconductor active layer 2, a gate oxide film 3 and Si semiconductor film 4 for a gate electrode are successively formed on an insulating substrate 1, the Si semiconductor film 4 is doped with impurity ions (for instance P(sup +)) to reduce its resistance. After the low resistance film 4 is patterned to form a gate electrode 4' and resist 5 is removed, the gate oxide film 3 is etched to form a gate oxide layer 3'. Then an SiO(sub 2) layer 6 is built up on the gate electrode 4' and the exposed parts of the active layer 2 and the whole surface is etched so as to leave the SiO(sub 2) layer 6 on the gate electrode 4 and a blocking layer 6' is formed. Then, after source and drain regions 7 are formed in the active layer 2 and an SiO(sub 2) interlayer insulating film 8 and contact holes are formed with a conventional constitution, metal electrodes 9 are formed.

⑲ 日本 国 特 許 庁 (JP)

@特許出願公開

⑫ 公 開 特 許 公 報 (A)

平1-165172

識別記号

庁内整理番号

母公開 平成1年(1989)6月29日

H 01 L 29/78

311

P-7925-5F

審査請求 未請求 発明の数 1 (全3頁)

69発明の名称

薄膜トランジスターの製造方法

②特 願 昭62-324659

②出 願 昭62(1987)12月22日

の発 明 者

稲木 俊一

東京都大田区中馬込1丁目3番6号 株式会社リコー内

の出 願 人 株式会社リコー

東京都大田区中馬込1丁目3番6号

砂代 理 人 弁理士 佐田 守雄 外1名

明知春

1. 発明の名称

薄膜トランジスターの製造方法

- 2. 特許請求の範囲
 - 1. 絶縁基板上にS1半導体活性層、ゲート酸化層及びゲート電極を順次形成した後、前記活性層に強布拡散法又は気根拡散によりが個別を登録する工程を含む薄膜トランジスターの製造方法において、ゲート電極形成と、での週間にS10gのブロッキング層を形成して、カウィン領域を形成することを特徴とする薄膜トランジスターの製造方法。
- 3. 発明の詳細な説明

技術分野

本発明はゲート電極とは逆伝導型のソース・ドレイン領域の形成時にゲート電極への不飽物 拡散を防止するためのブロッキング層形成工程 を含む薄膜トランジスターの製造方法に関する。 従来技術

従来、Si半導体活性層中にゲート電観とは逆 伝道型のソース・ドレイン領域を有する辞膜ト ランジスターを製造する際はまずガラス板のよう うな絶縁基板上に常法によりpoly Si, a-Si (アモルファスSi) 等のSi半導体活性層を形成 し、その表面を熱酸化してゲート酸化膜を形成 し、その上にゲート電極用Si半導体膜を形成し、 不統物拡散によりSi半導体膜を低抵抗化した後、 全面にSiOz 等のプロッキング膜(ゲート電優へ の不純物拡散を防止するための膜)形成し、つ いでプロッキング膜、SI半導体膜及びゲート酸 化膜をフォトリングラフィー・エッチング法に より遠越的にパターンニングして夫々、ブロッ キング層、ゲート電極及びゲート酸化層を形成 し、最後に常法によりSiO。層間絶縁膜、コンタ クトホール及びAA電極を形成していた。

しかし前記遠線パターンニング工程では3段 留のエッチングを遠続的に行なうため、形成さ れるゲート電極の寸法にバランキ(細り等)が 生じる結果、トランジスターとしての特性が安

特開平1-165172(2)

本発明の目的は特性のバランキが少なく、従って製品の歩空りを向上した存膜トランジスターの製造方法を提供することである。

榜 成

本発明方法は絶縁基板上にSi平導体活性層、 ゲート酸化層及びゲート電極を順次形成した後、 前記活性層に強布拡散法又は気相拡散法により ゲート電極とは逆伝導型のソース・ドレイン領 域を形成する工程を含む溶膜トランジスターの 製造方法において、ゲート電極形成後、その周 囲にSiO₂のブロッキング層を形成し、ついでソ ース・ドレイン領域を形成することを特徴とす るものである。

このように本発明方法はブロッキング層の形成工程をゲート電極の形成後に行なうことによりゲート電極の寸法のバラッキの低減化を計ったものである。

本発明方法を図面によって説明すると、第1

ング層を次のようにして形成した後、Si半導体 活性暦2への不純物拡散を行なってソース・ド レイン領域を形成するのであるが、まずブロッ キング度の形成は無酸化・エッチングによって 行なうことで好ましい。何えば11./0. 雰囲気中、 温度850℃で熟飲化を行なうと、ゲート電極4′ 上には厚さ1500人程度のSiO。6が成長し、また 活性層2の貸出部分には厚さ300人程度の SiOz 6 が成長するから[第1図(g)]、次に活性 履2上のSi0。 刷6は全て除去されるが、ゲ ート電極4'上のSiOz層6は例えば500人以上残 るように全面エッチング(何えばHFの2%水 溶液では120秒エッチング)を行なう。このエ 程によりゲート包括4'の周囲にS10*のブロッ キン房 6′が形成される(第1図(h))。その後、 常法に従って強布拡散法又は気相拡散法により ゲート電極4'とは逆伝導型の不純物(例えば B^{*})を行なって話性層2にソース・ドレイン 假域?を形成し〔第1函(i)〕、SiO』の層回 絶縁膜8を形成し〔第1因〔j〕〕、コンタク

図においてまず、ガラス板のような絶縁基板1 上にpoly-Si, a-Si等のSi半導体を滅圧CVD 法(何えばSia。流量50sccm、真空度0.5torr、 温度630℃の条件) 等で例えば厚さ2000 人程度に 堆積せしめ、得られたSi半導体膜をフォトリン グラフィー・エッチング独でパターンニングし てSi半導体活性層 2 を形成する(第1図(a)). 次に活性層2面を熟蔵化(例えばHg/0g雰囲気中、 温度950℃) して例えば厚さ1500人程度のゲート 酸化膜3を形成する(第1図(b))。引続きその 上にSi半導体を前述と同様、装圧CVD法等で 例えば厚さ4000人程度に堆積せしめてゲート電 権用Si半導体膜4を形成した後(第1図(c))、 これに強む拡散法又は気相拡散法で不純物(例 えばP*)をドープして低抵抗化する(第1図(d))。 次にこの低抵抗膜4をパターンニングしてゲー ト電極4′を形成し〔第1図(c)〕、引続きレ ジスト5を除去した後、ゲート酸化膜3をエッ チングしてゲート酸化層 3′を形成する(第1図 (f)]。その後、本発明の特徴であるブロッキ

トホールを形成後、更にA & のような金属電極 9を形成すれば本発明の薄膜トランジスターが 待られる。

效 果

本発明方法によればゲート電極への不純物拡 散を阻止するプロッキング層をゲート電極形成 後に行なうことにより、ゲート電極寸法のバラ ツキが低減し、こうして歩留り良く、特性の安 定した薄膜トランジスタを製造することができ る。

4. 図面の簡単な説明

第1回は本発明の確認トランジスターの一例 の製造工程度である。

1 ··· 絶象基板 2 ··· S i 半導体活性層

3 … ゲート酸化膜 4 … Si半導体膜

4'…ゲート電振 5…レジスト

6 ··· SiOュ 暦 6 ′ ··· ブロッキング層

7…ソース・ドレイン領域

8 … 潛間絶緣膜 9 … 金属電極

特開平1-165172 (3)

(f)